Tiva: Upate GPIO header file for TM4C129X

2 files changed, 558 insertions, 136 deletions

diff --git a/nuttx/arch/arm/src/tiva/chip/tiva_gpio.h b/nuttx/arch/arm/src/tiva/chip/tiva_gpio.h
index c751ac67d..c19856e42 100644
--- a/nuttx/arch/arm/src/tiva/chip/tiva_gpio.h
+++ b/nuttx/arch/arm/src/tiva/chip/tiva_gpio.h
@@ -60,46 +60,57 @@
 
 /* GPIO Register Offsets ************************************************************/
 
-#define TIVA_GPIO_DATA_OFFSET       0x000 /* GPIO Data */
-#define TIVA_GPIO_DIR_OFFSET        0x400 /* GPIO Direction */
-#define TIVA_GPIO_IS_OFFSET         0x404 /* GPIO Interrupt Sense */
-#define TIVA_GPIO_IBE_OFFSET        0x408 /* GPIO Interrupt Both Edges */
-#define TIVA_GPIO_IEV_OFFSET        0x40c /* GPIO Interrupt Event */
-#define TIVA_GPIO_IM_OFFSET         0x410 /* GPIO Interrupt Mask */
-#define TIVA_GPIO_RIS_OFFSET        0x414 /* GPIO Raw Interrupt Status */
-#define TIVA_GPIO_MIS_OFFSET        0x418 /* GPIO Masked Interrupt Status */
-#define TIVA_GPIO_ICR_OFFSET        0x41c /* GPIO Interrupt Clear */
-#define TIVA_GPIO_AFSEL_OFFSET      0x420 /* GPIO Alternate Function */
-#define TIVA_GPIO_DR2R_OFFSET       0x500 /* Select GPIO 2-mA Drive Select */
-#define TIVA_GPIO_DR4R_OFFSET       0x504 /* GPIO 4-mA Drive Select */
-#define TIVA_GPIO_DR8R_OFFSET       0x508 /* GPIO 8-mA Drive Select */
-#define TIVA_GPIO_ODR_OFFSET        0x50c /* GPIO Open Drain Select */
-#define TIVA_GPIO_PUR_OFFSET        0x510 /* GPIO Pull-Up Select */
-#define TIVA_GPIO_PDR_OFFSET        0x514 /* GPIO Pull-Down Select */
-#define TIVA_GPIO_SLR_OFFSET        0x518 /* GPIO Slew Rate Control Select */
-#define TIVA_GPIO_DEN_OFFSET        0x51C /* GPIO Digital Enable */
-#define TIVA_GPIO_LOCK_OFFSET       0x520 /* GPIO Lock */
-#define TIVA_GPIO_CR_OFFSET         0x524 /* GPIO Commit */
+#define TIVA_GPIO_DATA_OFFSET       0x0000 /* GPIO Data */
+#define TIVA_GPIO_DIR_OFFSET        0x0400 /* GPIO Direction */
+#define TIVA_GPIO_IS_OFFSET         0x0404 /* GPIO Interrupt Sense */
+#define TIVA_GPIO_IBE_OFFSET        0x0408 /* GPIO Interrupt Both Edges */
+#define TIVA_GPIO_IEV_OFFSET        0x040c /* GPIO Interrupt Event */
+#define TIVA_GPIO_IM_OFFSET         0x0410 /* GPIO Interrupt Mask */
+#define TIVA_GPIO_RIS_OFFSET        0x0414 /* GPIO Raw Interrupt Status */
+#define TIVA_GPIO_MIS_OFFSET        0x0418 /* GPIO Masked Interrupt Status */
+#define TIVA_GPIO_ICR_OFFSET        0x041c /* GPIO Interrupt Clear */
+#define TIVA_GPIO_AFSEL_OFFSET      0x0420 /* GPIO Alternate Function */
+#define TIVA_GPIO_DR2R_OFFSET       0x0500 /* Select GPIO 2-mA Drive Select */
+#define TIVA_GPIO_DR4R_OFFSET       0x0504 /* GPIO 4-mA Drive Select */
+#define TIVA_GPIO_DR8R_OFFSET       0x0508 /* GPIO 8-mA Drive Select */
+#define TIVA_GPIO_ODR_OFFSET        0x050c /* GPIO Open Drain Select */
+#define TIVA_GPIO_PUR_OFFSET        0x0510 /* GPIO Pull-Up Select */
+#define TIVA_GPIO_PDR_OFFSET        0x0514 /* GPIO Pull-Down Select */
+#define TIVA_GPIO_SLR_OFFSET        0x0518 /* GPIO Slew Rate Control Select */
+#define TIVA_GPIO_DEN_OFFSET        0x051c /* GPIO Digital Enable */
+#define TIVA_GPIO_LOCK_OFFSET       0x0520 /* GPIO Lock */
+#define TIVA_GPIO_CR_OFFSET         0x0524 /* GPIO Commit */
 
 #if defined(LM4F) || defined(TM4C)
-#  define TIVA_GPIO_AMSEL_OFFSET    0x528 /* GPIO Analog Mode Select */
-#  define TIVA_GPIO_PCTL_OFFSET     0x52c /* GPIO Port Control */
-#  define TIVA_GPIO_ADCCTL_OFFSET   0x530 /* GPIO ADC Control */
-#  define TIVA_GPIO_DMACTL_OFFSET   0x534 /* GPIO DMA Control */
-#endif
-
-#define TIVA_GPIO_PERIPHID4_OFFSET  0xfd0 /* GPIO Peripheral Identification 4 */
-#define TIVA_GPIO_PERIPHID5_OFFSET  0xfd4 /* GPIO Peripheral Identification 5 */
-#define TIVA_GPIO_PERIPHID6_OFFSET  0xfd8 /* GPIO Peripheral Identification 6 */
-#define TIVA_GPIO_PERIPHID7_OFFSET  0xfdc /* GPIO Peripheral Identification 7 */
-#define TIVA_GPIO_PERIPHID0_OFFSET  0xfe0 /* GPIO Peripheral Identification 0 */
-#define TIVA_GPIO_PERIPHID1_OFFSET  0xfe4 /* GPIO Peripheral Identification 1 */
-#define TIVA_GPIO_PERIPHID2_OFFSET  0xfe8 /* GPIO Peripheral Identification 2 */
-#define TIVA_GPIO_PERIPHID3_OFFSET  0xfec /* GPIO Peripheral Identification 3 */
-#define TIVA_GPIO_PCELLID0_OFFSET   0xff0 /* GPIO PrimeCell Identification 0 */
-#define TIVA_GPIO_PCELLID1_OFFSET   0xff4 /* GPIO PrimeCell Identification 1 */
-#define TIVA_GPIO_PCELLID2_OFFSET   0xff8 /* GPIO PrimeCell Identification 2 */
-#define TIVA_GPIO_PCELLID3_OFFSET   0xffc /* GPIO PrimeCell Identification 3*/
+#  define TIVA_GPIO_AMSEL_OFFSET    0x0528 /* GPIO Analog Mode Select */
+#  define TIVA_GPIO_PCTL_OFFSET     0x052c /* GPIO Port Control */
+#  define TIVA_GPIO_ADCCTL_OFFSET   0x0530 /* GPIO ADC Control */
+#  define TIVA_GPIO_DMACTL_OFFSET   0x0534 /* GPIO DMA Control */
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIO_SI_OFFSET       0x0538  /* GPIO Select Interrupt */
+#  define TIVA_GPIO_DR12R_OFFSET    0x053c  /* GPIO 12-mA Drive Select */
+#  define TIVA_GPIO_WAKEPEN_OFFSET  0x0540  /* GPIO Wake Pin Enable */
+#  define TIVA_GPIO_WAKELVL_OFFSET  0x0544  /* GPIO Wake Level */
+#  define TIVA_GPIO_WAKESTAT_OFFSET 0x0548  /* GPIO Wake Status */
+
+#  define TIVA_GPIO_PP_OFFSET       0x0fc0  /* GPIO Peripheral Property */
+#  define TIVA_GPIO_PC_OFFSET       0x0fc4  /* GPIO Peripheral Configuration */
+#endif
+
+#define TIVA_GPIO_PERIPHID4_OFFSET  0x0fd0 /* GPIO Peripheral Identification 4 */
+#define TIVA_GPIO_PERIPHID5_OFFSET  0x0fd4 /* GPIO Peripheral Identification 5 */
+#define TIVA_GPIO_PERIPHID6_OFFSET  0x0fd8 /* GPIO Peripheral Identification 6 */
+#define TIVA_GPIO_PERIPHID7_OFFSET  0x0fdc /* GPIO Peripheral Identification 7 */
+#define TIVA_GPIO_PERIPHID0_OFFSET  0x0fe0 /* GPIO Peripheral Identification 0 */
+#define TIVA_GPIO_PERIPHID1_OFFSET  0x0fe4 /* GPIO Peripheral Identification 1 */
+#define TIVA_GPIO_PERIPHID2_OFFSET  0x0fe8 /* GPIO Peripheral Identification 2 */
+#define TIVA_GPIO_PERIPHID3_OFFSET  0x0fec /* GPIO Peripheral Identification 3 */
+#define TIVA_GPIO_PCELLID0_OFFSET   0x0ff0 /* GPIO PrimeCell Identification 0 */
+#define TIVA_GPIO_PCELLID1_OFFSET   0x0ff4 /* GPIO PrimeCell Identification 1 */
+#define TIVA_GPIO_PCELLID2_OFFSET   0x0ff8 /* GPIO PrimeCell Identification 2 */
+#define TIVA_GPIO_PCELLID3_OFFSET   0x0ffc /* GPIO PrimeCell Identification 3*/
 
 /* GPIO Register Addresses **********************************************************/
 
@@ -127,11 +138,22 @@
 #  define TIVA_GPIOA_CR             (TIVA_GPIOA_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOA_AMSEL        (TIVA_GPIOA_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOA_PCTL         (TIVA_GPIOA_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOA_ADCCTL       (TIVA_GPIOA_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOA_DMACTL       (TIVA_GPIOA_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOA_AMSEL          (TIVA_GPIOA_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOA_PCTL           (TIVA_GPIOA_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOA_ADCCTL         (TIVA_GPIOA_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOA_DMACTL         (TIVA_GPIOA_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOA_SI             (TIVA_GPIOA_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOA_DR12R          (TIVA_GPIOA_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOA_WAKEPEN        (TIVA_GPIOA_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOA_WAKELVL        (TIVA_GPIOA_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOA_WAKESTAT       (TIVA_GPIOA_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOA_PP             (TIVA_GPIOA_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOA_PC             (TIVA_GPIOA_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOA_PERIPHID4      (TIVA_GPIOA_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOA_PERIPHID5      (TIVA_GPIOA_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -145,8 +167,9 @@
 #  define TIVA_GPIOA_PCELLID1       (TIVA_GPIOA_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOA_PCELLID2       (TIVA_GPIOA_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOA_PCELLID3       (TIVA_GPIOA_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 1
+#if TIVA_NPORTS > 1
 
 #  define TIVA_GPIOB_DATA           (TIVA_GPIOB_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOB_DIR            (TIVA_GPIOB_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -170,11 +193,22 @@
 #  define TIVA_GPIOB_CR             (TIVA_GPIOB_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOB_AMSEL        (TIVA_GPIOB_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOB_PCTL         (TIVA_GPIOB_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOB_ADCCTL       (TIVA_GPIOB_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOB_DMACTL       (TIVA_GPIOB_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOB_AMSEL          (TIVA_GPIOB_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOB_PCTL           (TIVA_GPIOB_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOB_ADCCTL         (TIVA_GPIOB_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOB_DMACTL         (TIVA_GPIOB_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOB_SI             (TIVA_GPIOB_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOB_DR12R          (TIVA_GPIOB_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOB_WAKEPEN        (TIVA_GPIOB_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOB_WAKELVL        (TIVA_GPIOB_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOB_WAKESTAT       (TIVA_GPIOB_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOB_PP             (TIVA_GPIOB_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOB_PC             (TIVA_GPIOB_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOB_PERIPHID4      (TIVA_GPIOB_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOB_PERIPHID5      (TIVA_GPIOB_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -188,8 +222,9 @@
 #  define TIVA_GPIOB_PCELLID1       (TIVA_GPIOB_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOB_PCELLID2       (TIVA_GPIOB_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOB_PCELLID3       (TIVA_GPIOB_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 2
+#if TIVA_NPORTS > 2
 
 #  define TIVA_GPIOC_DATA           (TIVA_GPIOC_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOC_DIR            (TIVA_GPIOC_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -213,11 +248,22 @@
 #  define TIVA_GPIOC_CR             (TIVA_GPIOC_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOC_AMSEL        (TIVA_GPIOC_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOC_PCTL         (TIVA_GPIOC_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOC_ADCCTL       (TIVA_GPIOC_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOC_DMACTL       (TIVA_GPIOC_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOC_AMSEL          (TIVA_GPIOC_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOC_PCTL           (TIVA_GPIOC_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOC_ADCCTL         (TIVA_GPIOC_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOC_DMACTL         (TIVA_GPIOC_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOC_SI             (TIVA_GPIOC_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOC_DR12R          (TIVA_GPIOC_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOC_WAKEPEN        (TIVA_GPIOC_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOC_WAKELVL        (TIVA_GPIOC_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOC_WAKESTAT       (TIVA_GPIOC_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOC_PP             (TIVA_GPIOC_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOC_PC             (TIVA_GPIOC_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOC_PERIPHID4      (TIVA_GPIOC_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOC_PERIPHID5      (TIVA_GPIOC_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -231,8 +277,9 @@
 #  define TIVA_GPIOC_PCELLID1       (TIVA_GPIOC_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOC_PCELLID2       (TIVA_GPIOC_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOC_PCELLID3       (TIVA_GPIOC_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 3
+#if TIVA_NPORTS > 3
 
 #  define TIVA_GPIOD_DATA           (TIVA_GPIOD_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOD_DIR            (TIVA_GPIOD_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -256,11 +303,22 @@
 #  define TIVA_GPIOD_CR             (TIVA_GPIOD_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOD_AMSEL        (TIVA_GPIOD_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOD_PCTL         (TIVA_GPIOD_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOD_ADCCTL       (TIVA_GPIOD_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOD_DMACTL       (TIVA_GPIOD_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOD_AMSEL          (TIVA_GPIOD_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOD_PCTL           (TIVA_GPIOD_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOD_ADCCTL         (TIVA_GPIOD_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOD_DMACTL         (TIVA_GPIOD_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOD_SI             (TIVA_GPIOD_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOD_DR12R          (TIVA_GPIOD_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOD_WAKEPEN        (TIVA_GPIOD_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOD_WAKELVL        (TIVA_GPIOD_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOD_WAKESTAT       (TIVA_GPIOD_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOD_PP             (TIVA_GPIOD_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOD_PC             (TIVA_GPIOD_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOD_PERIPHID4      (TIVA_GPIOD_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOD_PERIPHID5      (TIVA_GPIOD_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -274,8 +332,9 @@
 #  define TIVA_GPIOD_PCELLID1       (TIVA_GPIOD_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOD_PCELLID2       (TIVA_GPIOD_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOD_PCELLID3       (TIVA_GPIOD_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 4
+#if TIVA_NPORTS > 4
 
 #  define TIVA_GPIOE_DATA           (TIVA_GPIOE_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOE_DIR            (TIVA_GPIOE_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -299,11 +358,22 @@
 #  define TIVA_GPIOE_CR             (TIVA_GPIOE_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOE_AMSEL        (TIVA_GPIOE_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOE_PCTL         (TIVA_GPIOE_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOE_ADCCTL       (TIVA_GPIOE_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOE_DMACTL       (TIVA_GPIOE_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOE_AMSEL          (TIVA_GPIOE_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOE_PCTL           (TIVA_GPIOE_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOE_ADCCTL         (TIVA_GPIOE_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOE_DMACTL         (TIVA_GPIOE_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOE_SI             (TIVA_GPIOE_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOE_DR12R          (TIVA_GPIOE_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOE_WAKEPEN        (TIVA_GPIOE_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOE_WAKELVL        (TIVA_GPIOE_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOE_WAKESTAT       (TIVA_GPIOE_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOE_PP             (TIVA_GPIOE_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOE_PC             (TIVA_GPIOE_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOE_PERIPHID4      (TIVA_GPIOE_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOE_PERIPHID5      (TIVA_GPIOE_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -317,8 +387,9 @@
 #  define TIVA_GPIOE_PCELLID1       (TIVA_GPIOE_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOE_PCELLID2       (TIVA_GPIOE_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOE_PCELLID3       (TIVA_GPIOE_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 5
+#if TIVA_NPORTS > 5
 
 #  define TIVA_GPIOF_DATA           (TIVA_GPIOF_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOF_DIR            (TIVA_GPIOF_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -342,11 +413,22 @@
 #  define TIVA_GPIOF_CR             (TIVA_GPIOF_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOF_AMSEL        (TIVA_GPIOF_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOF_PCTL         (TIVA_GPIOF_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOF_ADCCTL       (TIVA_GPIOF_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOF_DMACTL       (TIVA_GPIOF_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOF_AMSEL          (TIVA_GPIOF_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOF_PCTL           (TIVA_GPIOF_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOF_ADCCTL         (TIVA_GPIOF_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOF_DMACTL         (TIVA_GPIOF_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOF_SI             (TIVA_GPIOF_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOF_DR12R          (TIVA_GPIOF_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOF_WAKEPEN        (TIVA_GPIOF_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOF_WAKELVL        (TIVA_GPIOF_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOF_WAKESTAT       (TIVA_GPIOF_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOF_PP             (TIVA_GPIOF_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOF_PC             (TIVA_GPIOF_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOF_PERIPHID4      (TIVA_GPIOF_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOF_PERIPHID5      (TIVA_GPIOF_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -360,8 +442,9 @@
 #  define TIVA_GPIOF_PCELLID1       (TIVA_GPIOF_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOF_PCELLID2       (TIVA_GPIOF_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOF_PCELLID3       (TIVA_GPIOF_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 6
+#if TIVA_NPORTS > 6
 
 #  define TIVA_GPIOG_DATA           (TIVA_GPIOG_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOG_DIR            (TIVA_GPIOG_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -385,11 +468,22 @@
 #  define TIVA_GPIOG_CR             (TIVA_GPIOG_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOG_AMSEL        (TIVA_GPIOG_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOG_PCTL         (TIVA_GPIOG_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOG_ADCCTL       (TIVA_GPIOG_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOG_DMACTL       (TIVA_GPIOG_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOG_AMSEL          (TIVA_GPIOG_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOG_PCTL           (TIVA_GPIOG_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOG_ADCCTL         (TIVA_GPIOG_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOG_DMACTL         (TIVA_GPIOG_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOG_SI             (TIVA_GPIOG_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOG_DR12R          (TIVA_GPIOG_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOG_WAKEPEN        (TIVA_GPIOG_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOG_WAKELVL        (TIVA_GPIOG_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOG_WAKESTAT       (TIVA_GPIOG_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOG_PP             (TIVA_GPIOG_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOG_PC             (TIVA_GPIOG_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOG_PERIPHID4      (TIVA_GPIOG_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOG_PERIPHID5      (TIVA_GPIOG_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -403,8 +497,9 @@
 #  define TIVA_GPIOG_PCELLID1       (TIVA_GPIOG_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOG_PCELLID2       (TIVA_GPIOG_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOG_PCELLID3       (TIVA_GPIOG_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 7
+#if TIVA_NPORTS > 7
 
 #  define TIVA_GPIOH_DATA           (TIVA_GPIOH_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOH_DIR            (TIVA_GPIOH_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -428,11 +523,22 @@
 #  define TIVA_GPIOH_CR             (TIVA_GPIOH_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOH_AMSEL        (TIVA_GPIOH_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOH_PCTL         (TIVA_GPIOH_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOH_ADCCTL       (TIVA_GPIOH_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOH_DMACTL       (TIVA_GPIOH_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOH_AMSEL          (TIVA_GPIOH_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOH_PCTL           (TIVA_GPIOH_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOH_ADCCTL         (TIVA_GPIOH_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOH_DMACTL         (TIVA_GPIOH_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOH_SI             (TIVA_GPIOH_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOH_DR12R          (TIVA_GPIOH_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOH_WAKEPEN        (TIVA_GPIOH_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOH_WAKELVL        (TIVA_GPIOH_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOH_WAKESTAT       (TIVA_GPIOH_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOH_PP             (TIVA_GPIOH_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOH_PC             (TIVA_GPIOH_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOH_PERIPHID4      (TIVA_GPIOH_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOH_PERIPHID5      (TIVA_GPIOH_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -446,8 +552,9 @@
 #  define TIVA_GPIOH_PCELLID1       (TIVA_GPIOH_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOH_PCELLID2       (TIVA_GPIOH_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOH_PCELLID3       (TIVA_GPIOH_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 8
+#if TIVA_NPORTS > 8
 
 #  define TIVA_GPIOJ_DATA           (TIVA_GPIOJ_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOJ_DIR            (TIVA_GPIOJ_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -471,11 +578,22 @@
 #  define TIVA_GPIOJ_CR             (TIVA_GPIOJ_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOJ_AMSEL        (TIVA_GPIOJ_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOJ_PCTL         (TIVA_GPIOJ_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOJ_ADCCTL       (TIVA_GPIOJ_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOJ_DMACTL       (TIVA_GPIOJ_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOJ_AMSEL          (TIVA_GPIOJ_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOJ_PCTL           (TIVA_GPIOJ_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOJ_ADCCTL         (TIVA_GPIOJ_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOJ_DMACTL         (TIVA_GPIOJ_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOJ_SI             (TIVA_GPIOJ_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOJ_DR12R          (TIVA_GPIOJ_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOJ_WAKEPEN        (TIVA_GPIOJ_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOJ_WAKELVL        (TIVA_GPIOJ_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOJ_WAKESTAT       (TIVA_GPIOJ_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOJ_PP             (TIVA_GPIOJ_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOJ_PC             (TIVA_GPIOJ_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOJ_PERIPHID4      (TIVA_GPIOJ_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOJ_PERIPHID5      (TIVA_GPIOJ_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -489,8 +607,9 @@
 #  define TIVA_GPIOJ_PCELLID1       (TIVA_GPIOJ_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOJ_PCELLID2       (TIVA_GPIOJ_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOJ_PCELLID3       (TIVA_GPIOJ_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 9
+#if TIVA_NPORTS > 9
 
 #  define TIVA_GPIOK_DATA           (TIVA_GPIOK_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOK_DIR            (TIVA_GPIOK_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -514,11 +633,22 @@
 #  define TIVA_GPIOK_CR             (TIVA_GPIOK_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOK_AMSEL        (TIVA_GPIOK_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOK_PCTL         (TIVA_GPIOK_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOK_ADCCTL       (TIVA_GPIOK_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOK_DMACTL       (TIVA_GPIOK_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOK_AMSEL          (TIVA_GPIOK_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOK_PCTL           (TIVA_GPIOK_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOK_ADCCTL         (TIVA_GPIOK_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOK_DMACTL         (TIVA_GPIOK_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOK_SI             (TIVA_GPIOK_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOK_DR12R          (TIVA_GPIOK_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOK_WAKEPEN        (TIVA_GPIOK_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOK_WAKELVL        (TIVA_GPIOK_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOK_WAKESTAT       (TIVA_GPIOK_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOK_PP             (TIVA_GPIOK_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOK_PC             (TIVA_GPIOK_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOK_PERIPHID4      (TIVA_GPIOK_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOK_PERIPHID5      (TIVA_GPIOK_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -532,8 +662,9 @@
 #  define TIVA_GPIOK_PCELLID1       (TIVA_GPIOK_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOK_PCELLID2       (TIVA_GPIOK_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOK_PCELLID3       (TIVA_GPIOK_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 10
+#if TIVA_NPORTS > 10
 
 #  define TIVA_GPIOL_DATA           (TIVA_GPIOL_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOL_DIR            (TIVA_GPIOL_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -557,11 +688,22 @@
 #  define TIVA_GPIOL_CR             (TIVA_GPIOL_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOL_AMSEL        (TIVA_GPIOL_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOL_PCTL         (TIVA_GPIOL_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOL_ADCCTL       (TIVA_GPIOL_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOL_DMACTL       (TIVA_GPIOL_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOL_AMSEL          (TIVA_GPIOL_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOL_PCTL           (TIVA_GPIOL_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOL_ADCCTL         (TIVA_GPIOL_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOL_DMACTL         (TIVA_GPIOL_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOL_SI             (TIVA_GPIOL_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOL_DR12R          (TIVA_GPIOL_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOL_WAKEPEN        (TIVA_GPIOL_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOL_WAKELVL        (TIVA_GPIOL_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOL_WAKESTAT       (TIVA_GPIOL_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOL_PP             (TIVA_GPIOL_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOL_PC             (TIVA_GPIOL_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOL_PERIPHID4      (TIVA_GPIOL_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOL_PERIPHID5      (TIVA_GPIOL_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -575,8 +717,9 @@
 #  define TIVA_GPIOL_PCELLID1       (TIVA_GPIOL_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOL_PCELLID2       (TIVA_GPIOL_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOL_PCELLID3       (TIVA_GPIOL_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 11
+#if TIVA_NPORTS > 11
 
 #  define TIVA_GPIOM_DATA           (TIVA_GPIOM_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOM_DIR            (TIVA_GPIOM_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -600,11 +743,22 @@
 #  define TIVA_GPIOM_CR             (TIVA_GPIOM_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOM_AMSEL        (TIVA_GPIOM_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOM_PCTL         (TIVA_GPIOM_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOM_ADCCTL       (TIVA_GPIOM_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOM_DMACTL       (TIVA_GPIOM_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOM_AMSEL          (TIVA_GPIOM_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOM_PCTL           (TIVA_GPIOM_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOM_ADCCTL         (TIVA_GPIOM_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOM_DMACTL         (TIVA_GPIOM_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOM_SI             (TIVA_GPIOM_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOM_DR12R          (TIVA_GPIOM_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOM_WAKEPEN        (TIVA_GPIOM_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOM_WAKELVL        (TIVA_GPIOM_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOM_WAKESTAT       (TIVA_GPIOM_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOM_PP             (TIVA_GPIOM_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOM_PC             (TIVA_GPIOM_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOM_PERIPHID4      (TIVA_GPIOM_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOM_PERIPHID5      (TIVA_GPIOM_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -618,8 +772,9 @@
 #  define TIVA_GPIOM_PCELLID1       (TIVA_GPIOM_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOM_PCELLID2       (TIVA_GPIOM_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOM_PCELLID3       (TIVA_GPIOM_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 12
+#if TIVA_NPORTS > 12
 
 #  define TIVA_GPION_DATA           (TIVA_GPION_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPION_DIR            (TIVA_GPION_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -643,11 +798,22 @@
 #  define TIVA_GPION_CR             (TIVA_GPION_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPION_AMSEL        (TIVA_GPION_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPION_PCTL         (TIVA_GPION_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPION_ADCCTL       (TIVA_GPION_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPION_DMACTL       (TIVA_GPION_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPION_AMSEL          (TIVA_GPION_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPION_PCTL           (TIVA_GPION_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPION_ADCCTL         (TIVA_GPION_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPION_DMACTL         (TIVA_GPION_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPION_SI             (TIVA_GPION_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPION_DR12R          (TIVA_GPION_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPION_WAKEPEN        (TIVA_GPION_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPION_WAKELVL        (TIVA_GPION_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPION_WAKESTAT       (TIVA_GPION_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPION_PP             (TIVA_GPION_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPION_PC             (TIVA_GPION_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPION_PERIPHID4      (TIVA_GPION_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPION_PERIPHID5      (TIVA_GPION_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -661,8 +827,9 @@
 #  define TIVA_GPION_PCELLID1       (TIVA_GPION_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPION_PCELLID2       (TIVA_GPION_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPION_PCELLID3       (TIVA_GPION_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 13
+#if TIVA_NPORTS > 13
 
 #  define TIVA_GPIOP_DATA           (TIVA_GPIOP_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOP_DIR            (TIVA_GPIOP_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -686,11 +853,22 @@
 #  define TIVA_GPIOP_CR             (TIVA_GPIOP_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOP_AMSEL        (TIVA_GPIOP_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOP_PCTL         (TIVA_GPIOP_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOP_ADCCTL       (TIVA_GPIOP_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOP_DMACTL       (TIVA_GPIOP_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOP_AMSEL          (TIVA_GPIOP_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOP_PCTL           (TIVA_GPIOP_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOP_ADCCTL         (TIVA_GPIOP_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOP_DMACTL         (TIVA_GPIOP_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOP_SI             (TIVA_GPIOP_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOP_DR12R          (TIVA_GPIOP_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOP_WAKEPEN        (TIVA_GPIOP_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOP_WAKELVL        (TIVA_GPIOP_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOP_WAKESTAT       (TIVA_GPIOP_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOP_PP             (TIVA_GPIOP_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOP_PC             (TIVA_GPIOP_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOP_PERIPHID4      (TIVA_GPIOP_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOP_PERIPHID5      (TIVA_GPIOP_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -704,8 +882,9 @@
 #  define TIVA_GPIOP_PCELLID1       (TIVA_GPIOP_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOP_PCELLID2       (TIVA_GPIOP_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOP_PCELLID3       (TIVA_GPIOP_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
-#elif TIVA_NPORTS > 14
+#if TIVA_NPORTS > 14
 
 #  define TIVA_GPIOQ_DATA           (TIVA_GPIOQ_BASE + TIVA_GPIO_DATA_OFFSET)
 #  define TIVA_GPIOQ_DIR            (TIVA_GPIOQ_BASE + TIVA_GPIO_DIR_OFFSET)
@@ -729,11 +908,22 @@
 #  define TIVA_GPIOQ_CR             (TIVA_GPIOQ_BASE + TIVA_GPIO_CR_OFFSET)
 
 #if defined(LM4F) || defined(TM4C)
-#    define TIVA_GPIOQ_AMSEL        (TIVA_GPIOQ_BASE + TIVA_GPIO_AMSEL_OFFSET)
-#    define TIVA_GPIOQ_PCTL         (TIVA_GPIOQ_BASE + TIVA_GPIO_PCTL_OFFSET)
-#    define TIVA_GPIOQ_ADCCTL       (TIVA_GPIOQ_BASE + TIVA_GPIO_ADCCTL_OFFSET)
-#    define TIVA_GPIOQ_DMACTL       (TIVA_GPIOQ_BASE + TIVA_GPIO_DMACTL_OFFSET)
-#  endif
+#  define TIVA_GPIOQ_AMSEL          (TIVA_GPIOQ_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOQ_PCTL           (TIVA_GPIOQ_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOQ_ADCCTL         (TIVA_GPIOQ_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOQ_DMACTL         (TIVA_GPIOQ_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOQ_SI             (TIVA_GPIOQ_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOQ_DR12R          (TIVA_GPIOQ_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOQ_WAKEPEN        (TIVA_GPIOQ_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOQ_WAKELVL        (TIVA_GPIOQ_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOQ_WAKESTAT       (TIVA_GPIOQ_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOQ_PP             (TIVA_GPIOQ_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOQ_PC             (TIVA_GPIOQ_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
 #  define TIVA_GPIOQ_PERIPHID4      (TIVA_GPIOQ_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
 #  define TIVA_GPIOQ_PERIPHID5      (TIVA_GPIOQ_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
@@ -747,33 +937,265 @@
 #  define TIVA_GPIOQ_PCELLID1       (TIVA_GPIOQ_BASE + TIVA_GPIO_PCELLID1_OFFSET)
 #  define TIVA_GPIOQ_PCELLID2       (TIVA_GPIOQ_BASE + TIVA_GPIO_PCELLID2_OFFSET)
 #  define TIVA_GPIOQ_PCELLID3       (TIVA_GPIOQ_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
+
+#if TIVA_NPORTS > 15
+
+#  define TIVA_GPIOR_DATA           (TIVA_GPIOR_BASE + TIVA_GPIO_DATA_OFFSET)
+#  define TIVA_GPIOR_DIR            (TIVA_GPIOR_BASE + TIVA_GPIO_DIR_OFFSET)
+#  define TIVA_GPIOR_IS             (TIVA_GPIOR_BASE + TIVA_GPIO_IS_OFFSET)
+#  define TIVA_GPIOR_IBE            (TIVA_GPIOR_BASE + TIVA_GPIO_IBE_OFFSET)
+#  define TIVA_GPIOR_IEV            (TIVA_GPIOR_BASE + TIVA_GPIO_IEV_OFFSET)
+#  define TIVA_GPIOR_IM             (TIVA_GPIOR_BASE + TIVA_GPIO_IM_OFFSET)
+#  define TIVA_GPIOR_RIS            (TIVA_GPIOR_BASE + TIVA_GPIO_RIS_OFFSET)
+#  define TIVA_GPIOR_MIS            (TIVA_GPIOR_BASE + TIVA_GPIO_MIS_OFFSET)
+#  define TIVA_GPIOR_ICR            (TIVA_GPIOR_BASE + TIVA_GPIO_ICR_OFFSET)
+#  define TIVA_GPIOR_AFSEL          (TIVA_GPIOR_BASE + TIVA_GPIO_AFSEL_OFFSET)
+#  define TIVA_GPIOR_DR2R           (TIVA_GPIOR_BASE + TIVA_GPIO_DR2R_OFFSET)
+#  define TIVA_GPIOR_DR4R           (TIVA_GPIOR_BASE + TIVA_GPIO_DR4R_OFFSET)
+#  define TIVA_GPIOR_DR8R           (TIVA_GPIOR_BASE + TIVA_GPIO_DR8R_OFFSET)
+#  define TIVA_GPIOR_ODR            (TIVA_GPIOR_BASE + TIVA_GPIO_ODR_OFFSET)
+#  define TIVA_GPIOR_PUR            (TIVA_GPIOR_BASE + TIVA_GPIO_PUR_OFFSET)
+#  define TIVA_GPIOR_PDR            (TIVA_GPIOR_BASE + TIVA_GPIO_PDR_OFFSET)
+#  define TIVA_GPIOR_SLR            (TIVA_GPIOR_BASE + TIVA_GPIO_SLR_OFFSET)
+#  define TIVA_GPIOR_DEN            (TIVA_GPIOR_BASE + TIVA_GPIO_DEN_OFFSET)
+#  define TIVA_GPIOR_LOCK           (TIVA_GPIOR_BASE + TIVA_GPIO_LOCK_OFFSET)
+#  define TIVA_GPIOR_CR             (TIVA_GPIOR_BASE + TIVA_GPIO_CR_OFFSET)
+
+#if defined(LM4F) || defined(TM4C)
+#  define TIVA_GPIOR_AMSEL          (TIVA_GPIOR_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOR_PCTL           (TIVA_GPIOR_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOR_ADCCTL         (TIVA_GPIOR_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOR_DMACTL         (TIVA_GPIOR_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOR_SI             (TIVA_GPIOR_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOR_DR12R          (TIVA_GPIOR_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOR_WAKEPEN        (TIVA_GPIOR_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOR_WAKELVL        (TIVA_GPIOR_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOR_WAKESTAT       (TIVA_GPIOR_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOR_PP             (TIVA_GPIOR_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOR_PC             (TIVA_GPIOR_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
+
+#  define TIVA_GPIOR_PERIPHID4      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
+#  define TIVA_GPIOR_PERIPHID5      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
+#  define TIVA_GPIOR_PERIPHID6      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID6_OFFSET)
+#  define TIVA_GPIOR_PERIPHID7      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID7_OFFSET)
+#  define TIVA_GPIOR_PERIPHID0      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID0_OFFSET)
+#  define TIVA_GPIOR_PERIPHID1      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID1_OFFSET)
+#  define TIVA_GPIOR_PERIPHID2      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID2_OFFSET)
+#  define TIVA_GPIOR_PERIPHID3      (TIVA_GPIOR_BASE + TIVA_GPIO_PERIPHID3_OFFSET)
+#  define TIVA_GPIOR_PCELLID0       (TIVA_GPIOR_BASE + TIVA_GPIO_PCELLID0_OFFSET)
+#  define TIVA_GPIOR_PCELLID1       (TIVA_GPIOR_BASE + TIVA_GPIO_PCELLID1_OFFSET)
+#  define TIVA_GPIOR_PCELLID2       (TIVA_GPIOR_BASE + TIVA_GPIO_PCELLID2_OFFSET)
+#  define TIVA_GPIOR_PCELLID3       (TIVA_GPIOR_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
+
+#if TIVA_NPORTS > 16
+
+#  define TIVA_GPIOS_DATA           (TIVA_GPIOS_BASE + TIVA_GPIO_DATA_OFFSET)
+#  define TIVA_GPIOS_DIR            (TIVA_GPIOS_BASE + TIVA_GPIO_DIR_OFFSET)
+#  define TIVA_GPIOS_IS             (TIVA_GPIOS_BASE + TIVA_GPIO_IS_OFFSET)
+#  define TIVA_GPIOS_IBE            (TIVA_GPIOS_BASE + TIVA_GPIO_IBE_OFFSET)
+#  define TIVA_GPIOS_IEV            (TIVA_GPIOS_BASE + TIVA_GPIO_IEV_OFFSET)
+#  define TIVA_GPIOS_IM             (TIVA_GPIOS_BASE + TIVA_GPIO_IM_OFFSET)
+#  define TIVA_GPIOS_RIS            (TIVA_GPIOS_BASE + TIVA_GPIO_RIS_OFFSET)
+#  define TIVA_GPIOS_MIS            (TIVA_GPIOS_BASE + TIVA_GPIO_MIS_OFFSET)
+#  define TIVA_GPIOS_ICR            (TIVA_GPIOS_BASE + TIVA_GPIO_ICR_OFFSET)
+#  define TIVA_GPIOS_AFSEL          (TIVA_GPIOS_BASE + TIVA_GPIO_AFSEL_OFFSET)
+#  define TIVA_GPIOS_DR2R           (TIVA_GPIOS_BASE + TIVA_GPIO_DR2R_OFFSET)
+#  define TIVA_GPIOS_DR4R           (TIVA_GPIOS_BASE + TIVA_GPIO_DR4R_OFFSET)
+#  define TIVA_GPIOS_DR8R           (TIVA_GPIOS_BASE + TIVA_GPIO_DR8R_OFFSET)
+#  define TIVA_GPIOS_ODR            (TIVA_GPIOS_BASE + TIVA_GPIO_ODR_OFFSET)
+#  define TIVA_GPIOS_PUR            (TIVA_GPIOS_BASE + TIVA_GPIO_PUR_OFFSET)
+#  define TIVA_GPIOS_PDR            (TIVA_GPIOS_BASE + TIVA_GPIO_PDR_OFFSET)
+#  define TIVA_GPIOS_SLR            (TIVA_GPIOS_BASE + TIVA_GPIO_SLR_OFFSET)
+#  define TIVA_GPIOS_DEN            (TIVA_GPIOS_BASE + TIVA_GPIO_DEN_OFFSET)
+#  define TIVA_GPIOS_LOCK           (TIVA_GPIOS_BASE + TIVA_GPIO_LOCK_OFFSET)
+#  define TIVA_GPIOS_CR             (TIVA_GPIOS_BASE + TIVA_GPIO_CR_OFFSET)
+
+#if defined(LM4F) || defined(TM4C)
+#  define TIVA_GPIOS_AMSEL          (TIVA_GPIOS_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOS_PCTL           (TIVA_GPIOS_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOS_ADCCTL         (TIVA_GPIOS_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOS_DMACTL         (TIVA_GPIOS_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOS_SI             (TIVA_GPIOS_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOS_DR12R          (TIVA_GPIOS_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOS_WAKEPEN        (TIVA_GPIOS_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOS_WAKELVL        (TIVA_GPIOS_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOS_WAKESTAT       (TIVA_GPIOS_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOS_PP             (TIVA_GPIOS_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOS_PC             (TIVA_GPIOS_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
+
+#  define TIVA_GPIOS_PERIPHID4      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
+#  define TIVA_GPIOS_PERIPHID5      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
+#  define TIVA_GPIOS_PERIPHID6      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID6_OFFSET)
+#  define TIVA_GPIOS_PERIPHID7      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID7_OFFSET)
+#  define TIVA_GPIOS_PERIPHID0      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID0_OFFSET)
+#  define TIVA_GPIOS_PERIPHID1      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID1_OFFSET)
+#  define TIVA_GPIOS_PERIPHID2      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID2_OFFSET)
+#  define TIVA_GPIOS_PERIPHID3      (TIVA_GPIOS_BASE + TIVA_GPIO_PERIPHID3_OFFSET)
+#  define TIVA_GPIOS_PCELLID0       (TIVA_GPIOS_BASE + TIVA_GPIO_PCELLID0_OFFSET)
+#  define TIVA_GPIOS_PCELLID1       (TIVA_GPIOS_BASE + TIVA_GPIO_PCELLID1_OFFSET)
+#  define TIVA_GPIOS_PCELLID2       (TIVA_GPIOS_BASE + TIVA_GPIO_PCELLID2_OFFSET)
+#  define TIVA_GPIOS_PCELLID3       (TIVA_GPIOS_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
+
+#if TIVA_NPORTS > 17
+
+#  define TIVA_GPIOT_DATA           (TIVA_GPIOT_BASE + TIVA_GPIO_DATA_OFFSET)
+#  define TIVA_GPIOT_DIR            (TIVA_GPIOT_BASE + TIVA_GPIO_DIR_OFFSET)
+#  define TIVA_GPIOT_IS             (TIVA_GPIOT_BASE + TIVA_GPIO_IS_OFFSET)
+#  define TIVA_GPIOT_IBE            (TIVA_GPIOT_BASE + TIVA_GPIO_IBE_OFFSET)
+#  define TIVA_GPIOT_IEV            (TIVA_GPIOT_BASE + TIVA_GPIO_IEV_OFFSET)
+#  define TIVA_GPIOT_IM             (TIVA_GPIOT_BASE + TIVA_GPIO_IM_OFFSET)
+#  define TIVA_GPIOT_RIS            (TIVA_GPIOT_BASE + TIVA_GPIO_RIS_OFFSET)
+#  define TIVA_GPIOT_MIS            (TIVA_GPIOT_BASE + TIVA_GPIO_MIS_OFFSET)
+#  define TIVA_GPIOT_ICR            (TIVA_GPIOT_BASE + TIVA_GPIO_ICR_OFFSET)
+#  define TIVA_GPIOT_AFSEL          (TIVA_GPIOT_BASE + TIVA_GPIO_AFSEL_OFFSET)
+#  define TIVA_GPIOT_DR2R           (TIVA_GPIOT_BASE + TIVA_GPIO_DR2R_OFFSET)
+#  define TIVA_GPIOT_DR4R           (TIVA_GPIOT_BASE + TIVA_GPIO_DR4R_OFFSET)
+#  define TIVA_GPIOT_DR8R           (TIVA_GPIOT_BASE + TIVA_GPIO_DR8R_OFFSET)
+#  define TIVA_GPIOT_ODR            (TIVA_GPIOT_BASE + TIVA_GPIO_ODR_OFFSET)
+#  define TIVA_GPIOT_PUR            (TIVA_GPIOT_BASE + TIVA_GPIO_PUR_OFFSET)
+#  define TIVA_GPIOT_PDR            (TIVA_GPIOT_BASE + TIVA_GPIO_PDR_OFFSET)
+#  define TIVA_GPIOT_SLR            (TIVA_GPIOT_BASE + TIVA_GPIO_SLR_OFFSET)
+#  define TIVA_GPIOT_DEN            (TIVA_GPIOT_BASE + TIVA_GPIO_DEN_OFFSET)
+#  define TIVA_GPIOT_LOCK           (TIVA_GPIOT_BASE + TIVA_GPIO_LOCK_OFFSET)
+#  define TIVA_GPIOT_CR             (TIVA_GPIOT_BASE + TIVA_GPIO_CR_OFFSET)
+
+#if defined(LM4F) || defined(TM4C)
+#  define TIVA_GPIOT_AMSEL          (TIVA_GPIOT_BASE + TIVA_GPIO_AMSEL_OFFSET)
+#  define TIVA_GPIOT_PCTL           (TIVA_GPIOT_BASE + TIVA_GPIO_PCTL_OFFSET)
+#  define TIVA_GPIOT_ADCCTL         (TIVA_GPIOT_BASE + TIVA_GPIO_ADCCTL_OFFSET)
+#  define TIVA_GPIOT_DMACTL         (TIVA_GPIOT_BASE + TIVA_GPIO_DMACTL_OFFSET)
+#endif
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define TIVA_GPIOT_SI             (TIVA_GPIOT_BASE + TIVA_GPIO_SI_OFFSET)
+#  define TIVA_GPIOT_DR12R          (TIVA_GPIOT_BASE + TIVA_GPIO_DR12R_OFFSET)
+#  define TIVA_GPIOT_WAKEPEN        (TIVA_GPIOT_BASE + TIVA_GPIO_WAKEPEN_OFFSET)
+#  define TIVA_GPIOT_WAKELVL        (TIVA_GPIOT_BASE + TIVA_GPIO_WAKELVL_OFFSET)
+#  define TIVA_GPIOT_WAKESTAT       (TIVA_GPIOT_BASE + TIVA_GPIO_WAKESTAT_OFFSET)
+
+#  define TIVA_GPIOT_PP             (TIVA_GPIOT_BASE + TIVA_GPIO_PP_OFFSET)
+#  define TIVA_GPIOT_PC             (TIVA_GPIOT_BASE + TIVA_GPIO_PC_OFFSET)
+#endif
 
-#endif /* TIVA_NPORTS */
+#  define TIVA_GPIOT_PERIPHID4      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID4_OFFSET)
+#  define TIVA_GPIOT_PERIPHID5      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID5_OFFSET)
+#  define TIVA_GPIOT_PERIPHID6      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID6_OFFSET)
+#  define TIVA_GPIOT_PERIPHID7      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID7_OFFSET)
+#  define TIVA_GPIOT_PERIPHID0      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID0_OFFSET)
+#  define TIVA_GPIOT_PERIPHID1      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID1_OFFSET)
+#  define TIVA_GPIOT_PERIPHID2      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID2_OFFSET)
+#  define TIVA_GPIOT_PERIPHID3      (TIVA_GPIOT_BASE + TIVA_GPIO_PERIPHID3_OFFSET)
+#  define TIVA_GPIOT_PCELLID0       (TIVA_GPIOT_BASE + TIVA_GPIO_PCELLID0_OFFSET)
+#  define TIVA_GPIOT_PCELLID1       (TIVA_GPIOT_BASE + TIVA_GPIO_PCELLID1_OFFSET)
+#  define TIVA_GPIOT_PCELLID2       (TIVA_GPIOT_BASE + TIVA_GPIO_PCELLID2_OFFSET)
+#  define TIVA_GPIOT_PCELLID3       (TIVA_GPIOT_BASE + TIVA_GPIO_PCELLID3_OFFSET)
+#endif
 
 /* GPIO Register Bitfield Definitions ***********************************************/
 
+/* GPIO Interrupt Mask */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_IM_DMAIME            (1 << 8)  /* Bit 8: GPIO μDMA Done Interrupt Mask Enable */
+#endif
+
+/* GPIO Raw Interrupt Status */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_RIS_DMARIS           (1 << 8)  /* Bit 8: GPIO μDMA Done Interrupt Raw Status */
+#endif
+
+/* GPIO Masked Interrupt Status */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_MIS_DMAMIS           (1 << 8)  /* Bit 8: GPIO μDMA Done Masked Interrupt Status */
+#endif
+
+/* GPIO Interrupt Clear */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_ICR_DMAIC            (1 << 8)  /* Bit 8: GPIO μDMA Interrupt Clear */
+#endif
+
+/* GPIO Lock */
+
+#define GPIO_LOCK_UNLOCK            0x4c4f434b
+#define GPIO_LOCK_LOCKED            (1 << 0)  /* Bit 0: GPIOCR register is locked */
+
+/* GPIO Port Control */
+
 #if defined(LM4F) || defined(TM4C)
 #  define GPIO_PCTL_PMC_SHIFT(n)    ((n) << 2)
 #  define GPIO_PCTL_PMC_MASK(n)     (15 << GPIO_PCTL_PMC_SHIFT(n))
 
 #  define GPIO_PCTL_PMC0_SHIFT      (0)     /* Bits 0-3: Port Mux Control 0 */
 #  define GPIO_PCTL_PMC0_MASK       (15 << GPIO_PCTL_PMC0_SHIFT)
-#  define GPIO_PCTL_PMC1_SHIFT      (4)     /* Bits 4-7: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC1_SHIFT      (4)     /* Bits 4-7: Port Mux Control 1 */
 #  define GPIO_PCTL_PMC1_MASK       (15 << GPIO_PCTL_PMC1_SHIFT)
-#  define GPIO_PCTL_PMC2_SHIFT      (8)     /* Bits 8-11: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC2_SHIFT      (8)     /* Bits 8-11: Port Mux Control 2 */
 #  define GPIO_PCTL_PMC2_MASK       (15 << GPIO_PCTL_PMC2_SHIFT)
-#  define GPIO_PCTL_PMC3_SHIFT      (12)    /* Bits 12-15: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC3_SHIFT      (12)    /* Bits 12-15: Port Mux Control 3 */
 #  define GPIO_PCTL_PMC3_MASK       (15 << GPIO_PCTL_PMC3_SHIFT)
-#  define GPIO_PCTL_PMC4_SHIFT      (16)    /* Bits 16-19: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC4_SHIFT      (16)    /* Bits 16-19: Port Mux Control 4 */
 #  define GPIO_PCTL_PMC4_MASK       (15 << GPIO_PCTL_PMC4_SHIFT)
-#  define GPIO_PCTL_PMC5_SHIFT      (20)    /* Bits 20-23: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC5_SHIFT      (20)    /* Bits 20-23: Port Mux Control 5 */
 #  define GPIO_PCTL_PMC5_MASK       (15 << GPIO_PCTL_PMC5_SHIFT)
-#  define GPIO_PCTL_PMC6_SHIFT      (24)    /* Bits 24-27: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC6_SHIFT      (24)    /* Bits 24-27: Port Mux Control 6 */
 #  define GPIO_PCTL_PMC6_MASK       (15 << GPIO_PCTL_PMC6_SHIFT)
-#  define GPIO_PCTL_PMC7_SHIFT      (28)    /* Bits 28-31: Port Mux Control 0 */
+#  define GPIO_PCTL_PMC7_SHIFT      (28)    /* Bits 28-31: Port Mux Control 7 */
 #  define GPIO_PCTL_PMC7_MASK       (15 << GPIO_PCTL_PMC7_SHIFT)
 #endif
 
+/* GPIO Select Interrupt */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_SI_SUM               (1 << 0)  /* Bit 0:  Summary Interrupt */
+#endif
+
+/* GPIO Peripheral Property */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_PP_EDE               (1 << 0)  /* Bit 0:  Extended Drive Enable */
+#endif
+
+/* GPIO Peripheral Configuration */
+
+#if defined(CONFIG_ARCH_CHIP_TM4C129)
+#  define GPIO_PC_
+#  define GPIO_PC_EDM_SHIFT(n)    ((n) << 1)
+#  define GPIO_PC_EDM_MASK(n)     (3 << GPIO_PC_EDM_SHIFT(n))
+
+#  define GPIO_PC_EDM0_SHIFT      (0)     /* Bits 0-1: Extended Drive Mode Bit 0 */
+#  define GPIO_PC_EDM0_MASK       (3 << GPIO_PC_EDM0_SHIFT)
+#  define GPIO_PC_EDM1_SHIFT      (2)     /* Bits 2-3: Extended Drive Mode Bit 1 */
+#  define GPIO_PC_EDM1_MASK       (3 << GPIO_PC_EDM1_SHIFT)
+#  define GPIO_PC_EDM2_SHIFT      (4)     /* Bits 4-5: Extended Drive Mode Bit 2 */
+#  define GPIO_PC_EDM2_MASK       (3 << GPIO_PC_EDM2_SHIFT)
+#  define GPIO_PC_EDM3_SHIFT      (6)     /* Bits 6-7: Extended Drive Mode Bit 3 */
+#  define GPIO_PC_EDM3_MASK       (3 << GPIO_PC_EDM3_SHIFT)
+#  define GPIO_PC_EDM4_SHIFT      (8)     /* Bits 8-9: Extended Drive Mode Bit 4 */
+#  define GPIO_PC_EDM4_MASK       (3 << GPIO_PC_EDM4_SHIFT)
+#  define GPIO_PC_EDM5_SHIFT      (10)    /* Bits 10-11: Extended Drive Mode Bit 5 */
+#  define GPIO_PC_EDM5_MASK       (3 << GPIO_PC_EDM5_SHIFT)
+#  define GPIO_PC_EDM6_SHIFT      (12)    /* Bits 12-13: Extended Drive Mode Bit 6 */
+#  define GPIO_PC_EDM6_MASK       (3 << GPIO_PC_EDM6_SHIFT)
+#  define GPIO_PC_EDM7_SHIFT      (14)    /* Bits 14-15: Extended Drive Mode Bit 7 */
+#  define GPIO_PC_EDM7_MASK       (3 << GPIO_PC_EDM7_SHIFT)
+#endif
+
 /************************************************************************************
  * Public Types
  ************************************************************************************/
diff --git a/nuttx/arch/arm/src/tiva/tm4c129_syscontrol.c b/nuttx/arch/arm/src/tiva/tm4c129_syscontrol.c
index 7d15b46bd..626163080 100644
--- a/nuttx/arch/arm/src/tiva/tm4c129_syscontrol.c
+++ b/nuttx/arch/arm/src/tiva/tm4c129_syscontrol.c
@@ -370,7 +370,7 @@ uint32_t tiva_clockconfig(uint32_t pllfreq0, uint32_t pllfreq1, uint32_t sysdiv)
         }
     }
 
-  /* We git here on a timout, failing to get the PLL lock indidation */
+  /* We get here on a timout, failing to get the PLL lock indication */
 
   DEBUGPANIC();
   return 0;