diff options
author | Gregory Nutt <gnutt@nuttx.org> | 2013-05-18 11:15:37 -0600 |
---|---|---|
committer | Gregory Nutt <gnutt@nuttx.org> | 2013-05-18 11:15:37 -0600 |
commit | a3ff9266aa01c82830e29985b81ffc0a67e705e3 (patch) | |
tree | 1163f1f16fd342c834fc6ea3cf14415550f48d7f /nuttx/arch/arm/src | |
parent | c2468c3288753a778a9c12ff6f49e096d138f744 (diff) | |
download | px4-nuttx-a3ff9266aa01c82830e29985b81ffc0a67e705e3.tar.gz px4-nuttx-a3ff9266aa01c82830e29985b81ffc0a67e705e3.tar.bz2 px4-nuttx-a3ff9266aa01c82830e29985b81ffc0a67e705e3.zip |
Begnning of support for the STM32L15X family
Diffstat (limited to 'nuttx/arch/arm/src')
-rw-r--r-- | nuttx/arch/arm/src/stm32/Kconfig | 168 | ||||
-rw-r--r-- | nuttx/arch/arm/src/stm32/chip.h | 18 | ||||
-rw-r--r-- | nuttx/arch/arm/src/stm32/chip/stm32l15xxx_pinmap.h | 488 |
3 files changed, 672 insertions, 2 deletions
diff --git a/nuttx/arch/arm/src/stm32/Kconfig b/nuttx/arch/arm/src/stm32/Kconfig index 0980795e8..4bba7653b 100644 --- a/nuttx/arch/arm/src/stm32/Kconfig +++ b/nuttx/arch/arm/src/stm32/Kconfig @@ -10,6 +10,159 @@ choice default ARCH_CHIP_STM32F103ZET6 depends on ARCH_CHIP_STM32 +config ARCH_CHIP_STM32L151C6 + bool "STM32L151C6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151C8 + bool "STM32L151C8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151CB + bool "STM32L151CB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151R6 + bool "STM32L151R6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151R8 + bool "STM32L151R8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151RB + bool "STM32L151RB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151V6 + bool "STM32L151V6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151V8 + bool "STM32L151V8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L151VB + bool "STM32L151VB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM + +config ARCH_CHIP_STM32L152C6 + bool "STM32L152C6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x16 LCD interface + +config ARCH_CHIP_STM32L152C8 + bool "STM32L152C8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x16 LCD interface + +config ARCH_CHIP_STM32L152CB + bool "STM32L152CB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 48-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM with + 4x16 LCD interface + +config ARCH_CHIP_STM32L152R6 + bool "STM32L152R6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x32/8x28 LCD interface + +config ARCH_CHIP_STM32L152R8 + bool "STM32L152R8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x32/8x28 LCD interface + +config ARCH_CHIP_STM32L152RB + bool "STM32L152RB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 64-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM with + 4x32/8x28 LCD interface + +config ARCH_CHIP_STM32L152V6 + bool "STM32L152V6" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 32KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x44/8x40 LCD interface + +config ARCH_CHIP_STM32L152V8 + bool "STM32L152V8" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 64KB FLASH, 10KB SRAM, 4KB EEPRROM with + 4x44/8x40 LCD interface + +config ARCH_CHIP_STM32L152VB + bool "STM32L152VB" + select ARCH_CORTEXM3 + select STM32_STM32L15XX + select STM32_ENERGYLITE + ---help--- + STM32L 100-pin EnergyLite, 128KB FLASH, 16KB SRAM, 4KB EEPRROM with + 4x44/8x40 LCD interface + config ARCH_CHIP_STM32F100C8 bool "STM32F100C8" select ARCH_CORTEXM3 @@ -254,26 +407,41 @@ config ARCH_CHIP_STM32F427I endchoice +config STM32_STM32L15XX + bool + default n + +config STM32_ENERGYLITE + bool + default n + config STM32_STM32F10XX bool + default n config STM32_VALUELINE bool + default n config STM32_HIGHDENSITY bool + default n config STM32_CONNECTIVITYLINE bool + default n config STM32_STM32F20XX bool + default n config STM32_STM32F30XX bool + default n config STM32_STM32F40XX bool + default n # This is really 427/437, but we treat the two the same. config STM32_STM32F427 diff --git a/nuttx/arch/arm/src/stm32/chip.h b/nuttx/arch/arm/src/stm32/chip.h index 6fc56f9af..d498162b7 100644 --- a/nuttx/arch/arm/src/stm32/chip.h +++ b/nuttx/arch/arm/src/stm32/chip.h @@ -48,9 +48,21 @@ /* Include the chip pin configuration file */ +/* STM32L EnergyLite Line ***********************************************************/ + +#if defined(CONFIG_STM32_ENERGYLITE) + +/* STM32L15xx family */ + +# if defined(CONFIG_STM32_STM32L15XX) +# include "chip/stm32l15xxx_pinmap.h" +# else +# error "Unsupported EnergyLite chip" +# endif + /* STM32 F1 Family ******************************************************************/ -#if defined(CONFIG_STM32_STM32F10XX) +#elif defined(CONFIG_STM32_STM32F10XX) /* STM32F100 Value Line */ @@ -112,7 +124,9 @@ */ #ifdef CONFIG_ARMV7M_CMNVECTOR -# if defined(CONFIG_STM32_STM32F10XX) +# if defined(CONFIG_STM32_STM32L15XX) +# include "chip/stm32l15xxx_vectors.h" +# elif defined(CONFIG_STM32_STM32F10XX) # include "chip/stm32f10xxx_vectors.h" # elif defined(CONFIG_STM32_STM32F20XX) # include "chip/stm32f20xxx_vectors.h" diff --git a/nuttx/arch/arm/src/stm32/chip/stm32l15xxx_pinmap.h b/nuttx/arch/arm/src/stm32/chip/stm32l15xxx_pinmap.h new file mode 100644 index 000000000..6e82612ce --- /dev/null +++ b/nuttx/arch/arm/src/stm32/chip/stm32l15xxx_pinmap.h @@ -0,0 +1,488 @@ +/************************************************************************************ + * arch/arm/src/stm32/chip/stm32l15xxx_pinmap.h + * + * Copyright (C) 2013 Gregory Nutt. All rights reserved. + * Author: Gregory Nutt <gnutt@nuttx.org> + * + * Redistribution and use in source and binary forms, with or without + * modification, are permitted provided that the following conditions + * are met: + * + * 1. Redistributions of source code must retain the above copyright + * notice, this list of conditions and the following disclaimer. + * 2. Redistributions in binary form must reproduce the above copyright + * notice, this list of conditions and the following disclaimer in + * the documentation and/or other materials provided with the + * distribution. + * 3. Neither the name NuttX nor the names of its contributors may be + * used to endorse or promote products derived from this software + * without specific prior written permission. + * + * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS + * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT + * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS + * FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE + * COPYRIGHT OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, + * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, + * BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS + * OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED + * AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT + * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN + * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE + * POSSIBILITY OF SUCH DAMAGE. + * + ************************************************************************************/ + +#ifndef __ARCH_ARM_SRC_STM32_CHIP_STM32L15XXX_PINMAP_H +#define __ARCH_ARM_SRC_STM32_CHIP_STM32L15XXX_PINMAP_H + +/************************************************************************************ + * Included Files + ************************************************************************************/ + +#include <nuttx/config.h> + +/************************************************************************************ + * Pre-processor Definitions + ************************************************************************************/ +/* Alternate Pin Functions. + * + * Alternative pin selections are provided with a numeric suffix like _1, _2, etc. + * Drivers, however, will use the pin selection without the numeric suffix. + * Additional definitions are required in the board.h file. For example, if + * CAN1_RX connects vis PA11 on some board, then the following definitions should + * appear inthe board.h header file for that board: + * + * #define GPIO_I2C1_SCL GPIO_I2C1_SCL_1 + * + * The driver will then automatically configre PB6 as the I2C1 SCL pin. + */ + +/* WARNING!!! WARNING!!! WARNING!!! WARNING!!! WARNING!!! WARNING!!! WARNING!!! + * Additional effort is required to select specific GPIO options such as frequency, + * open-drain/push-pull, and pull-up/down! Just the basics are defined for most + * pins in this file. + */ + +#define GPIO_BOOT1 (GPIO_ALT | GPIO_AF0 | GPIO_PORTB | GPIO_PIN2) + +/* ADC + * + * ADC_IN16 is internal temperature sensor + * ADC_IN17 is internal Vrefint + */ + +#define GPIO_ADC1_IN0 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN0) +#define GPIO_ADC1_IN1 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN1) +#define GPIO_ADC1_IN2 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN2) +#define GPIO_ADC1_IN3 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN3) +#define GPIO_ADC1_IN4 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN4) +#define GPIO_ADC1_IN5 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN5) +#define GPIO_ADC1_IN6 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN6) +#define GPIO_ADC1_IN7 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN7) +#define GPIO_ADC1_IN8 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN0) +#define GPIO_ADC1_IN9 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN1) +#define GPIO_ADC1_IN10 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN0) +#define GPIO_ADC1_IN11 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN1) +#define GPIO_ADC1_IN12 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN2) +#define GPIO_ADC1_IN13 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN3) +#define GPIO_ADC1_IN14 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN4) +#define GPIO_ADC1_IN15 (GPIO_INPUT | GPIO_CNF_ANALOGI N| GPIO_MODE_INPUT | GPIO_PORTC | GPIO_PIN5) + +#define GPIO_ADC1_IN18 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN12) +#define GPIO_ADC1_IN19 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN13) +#define GPIO_ADC1_IN20 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN14) +#define GPIO_ADC1_IN21 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTB | GPIO_PIN15) +#define GPIO_ADC1_IN22 (GPIO_INPUT | GPIO_CNF_ANALOGI N| GPIO_MODE_INPUT | GPIO_PORTE | GPIO_PIN7) +#define GPIO_ADC1_IN24 (GPIO_INPUT | GPIO_CNF_ANALOGI N| GPIO_MODE_INPUT | GPIO_PORTE | GPIO_PIN8) +#define GPIO_ADC1_IN24 (GPIO_INPUT | GPIO_CNF_ANALOGI N| GPIO_MODE_INPUT | GPIO_PORTE | GPIO_PIN9) +#define GPIO_ADC1_IN25 (GPIO_INPUT | GPIO_CNF_ANALOGI N| GPIO_MODE_INPUT | GPIO_PORTE | GPIO_PIN10) + +/* DAC */ + +#define GPIO_DAC_OUT1 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN4) +#define GPIO_DAC_OUT2 (GPIO_INPUT | GPIO_CNF_ANALOGIN | GPIO_MODE_INPUT | GPIO_PORTA | GPIO_PIN5) + +/* I2C */ + +#define GPIO_I2C1_SCL_1 (GPIO_ALT | GPIO_AF3 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN6) +#define GPIO_I2C1_SCL_2 (GPIO_ALT | GPIO_AF4 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN8) +#define GPIO_I2C1_SDA_1 (GPIO_ALT | GPIO_AF4 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN7) +#define GPIO_I2C1_SDA_2 (GPIO_ALT | GPIO_AF4 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN9) +#define GPIO_I2C1_SMBA (GPIO_ALT | GPIO_AF4 | GPIO_CNF_INFLOAT | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN5) +#define GPIO_I2C2_SCL (GPIO_ALT | GPIO_AF4 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN10) +#define GPIO_I2C2_SDA (GPIO_ALT | GPIO_AF4 | GPIO_CNF_AFOD | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN11) +#define GPIO_I2C2_SMBA (GPIO_ALT | GPIO_AF4 | GPIO_CNF_INFLOAT | GPIO_MODE_50MHz | GPIO_PORTB | GPIO_PIN12) + +/* JTAG/Trace */ + +#define GPIO_JTCK_SWCLK (GPIO_ALT | GPIO_AF0 | GPIO_PORTA | GPIO_PIN14) +#define GPIO_JTDI (GPIO_ALT | GPIO_AF0 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_JTDO (GPIO_ALT | GPIO_AF0 | GPIO_PORTB | GPIO_PIN3) +#define GPIO_JTMS_SWDAT (GPIO_ALT | GPIO_AF0 | GPIO_PORTA | GPIO_PIN13) +#define GPIO_JTRST (GPIO_ALT | GPIO_AF0 | GPIO_PORTB | GPIO_PIN4) + +#define GPIO_TRACECK (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN2) +#define GPIO_TRACED0 (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN3) +#define GPIO_TRACED1 (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN4) +#define GPIO_TRACED2 (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN5) +#define GPIO_TRACED3 (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN6) + +/* LCD */ + +#define GPIO_LCD_COM0 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN8) +#define GPIO_LCD_COM1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN9) +#define GPIO_LCD_COM2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN10) +#define GPIO_LCD_COM3 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN9) +#define GPIO_LCD_COM4 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_LCD_COM5 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_LCD_COM6 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_LCD_COM7 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN2) +#define GPIO_LCD_SEG0 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN1) +#define GPIO_LCD_SEG1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_LCD_SEG2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_LCD_SEG3 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_LCD_SEG4 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_LCD_SEG5 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN0) +#define GPIO_LCD_SEG6 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN1) +#define GPIO_LCD_SEG7 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN3) +#define GPIO_LCD_SEG8 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN4) +#define GPIO_LCD_SEG9 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN5) +#define GPIO_LCD_SEG10 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN10) +#define GPIO_LCD_SEG11 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN11) +#define GPIO_LCD_SEG12 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN12) +#define GPIO_LCD_SEG13 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN13) +#define GPIO_LCD_SEG14 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN14) +#define GPIO_LCD_SEG15 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN15) +#define GPIO_LCD_SEG16 (GPIO_ALT | GPIO_AF11 | GPIO_PORTB | GPIO_PIN8) +#define GPIO_LCD_SEG17 (GPIO_ALT | GPIO_AF11 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_LCD_SEG18 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN0) +#define GPIO_LCD_SEG19 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN1) +#define GPIO_LCD_SEG20 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN2) +#define GPIO_LCD_SEG21 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN3) +#define GPIO_LCD_SEG22 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN4) +#define GPIO_LCD_SEG23 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN5) +#define GPIO_LCD_SEG24 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN6) +#define GPIO_LCD_SEG25 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN7) +#define GPIO_LCD_SEG26 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN8) +#define GPIO_LCD_SEG27 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN9) +#define GPIO_LCD_SEG28_1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_LCD_SEG28_2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN8) +#define GPIO_LCD_SEG29_1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_LCD_SEG29_2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN9) +#define GPIO_LCD_SEG30_1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_LCD_SEG30_2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN10) +#define GPIO_LCD_SEG31_1 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN11) +#define GPIO_LCD_SEG31_2 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN2) +#define GPIO_LCD_SEG32 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN12) +#define GPIO_LCD_SEG33 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN13) +#define GPIO_LCD_SEG34 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN14) +#define GPIO_LCD_SEG35 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN15) +#define GPIO_LCD_SEG36 (GPIO_ALT | GPIO_AF11 | GPIO_PORTE | GPIO_PIN0) +#define GPIO_LCD_SEG37 (GPIO_ALT | GPIO_AF11 | GPIO_PORTE | GPIO_PIN1) +#define GPIO_LCD_SEG38 (GPIO_ALT | GPIO_AF11 | GPIO_PORTE | GPIO_PIN2) +#define GPIO_LCD_SEG39 (GPIO_ALT | GPIO_AF11 | GPIO_PORTE | GPIO_PIN3) +#define GPIO_LCD_SEG40 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_LCD_SEG41 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_LCD_SEG42 (GPIO_ALT | GPIO_AF11 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_LCD_SEG43 (GPIO_ALT | GPIO_AF11 | GPIO_PORTD | GPIO_PIN2) + +/* Clocking */ + +#define GPIO_MCO (GPIO_ALT | GPIO_AF0 | GPIO_PORTA | GPIO_PIN8) +#define GPIO_OSC32_IN (GPIO_ALT | GPIO_AF0 | GPIO_PORTC | GPIO_PIN14) +#define GPIO_OSC32_OUT (GPIO_ALT | GPIO_AF0 | GPIO_PORTC | GPIO_PIN15) +#define GPIO_OSC_IN (GPIO_ALT | GPIO_AF0 | GPIO_PORTH | GPIO_PIN0) +#define GPIO_OSC_OUT (GPIO_ALT | GPIO_AF0 | GPIO_PORTH | GPIO_PIN1) + +/* Event outputs */ + +#define GPIO_PA0_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN0) +#define GPIO_PA10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN10) +#define GPIO_PA10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN11) +#define GPIO_PA11_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN12) +#define GPIO_PA13_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN13) +#define GPIO_PA14_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN14) +#define GPIO_PA15_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_PA1_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN1) +#define GPIO_PA2_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_PA3_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_PA4_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN4) +#define GPIO_PA5_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN5) +#define GPIO_PA6_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_PA7_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_PA8_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN8) +#define GPIO_PA9_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTA | GPIO_PIN9) +#define GPIO_PB0_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN0) +#define GPIO_PB10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN10) +#define GPIO_PB11_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN11) +#define GPIO_PB12_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN12) +#define GPIO_PB13_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN13) +#define GPIO_PB14_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN14) +#define GPIO_PB15_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN15) +#define GPIO_PB1_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN1) +#define GPIO_PB2_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN2) +#define GPIO_PB3_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN3) +#define GPIO_PB4_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN4) +#define GPIO_PB5_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN5) +#define GPIO_PB6_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN6) +#define GPIO_PB7_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN7) +#define GPIO_PB8_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN8) +#define GPIO_PB9_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTB | GPIO_PIN9) +#define GPIO_PC0_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN0) +#define GPIO_PC10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_PC11_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_PC12_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_PC13_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN13) +#define GPIO_PC14_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN14) +#define GPIO_PC15_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN15) +#define GPIO_PC1_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN1) +#define GPIO_PC2_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN2) +#define GPIO_PC3_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN3) +#define GPIO_PC4_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN4) +#define GPIO_PC5_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN5) +#define GPIO_PC6_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN6) +#define GPIO_PC7_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN7) +#define GPIO_PC8_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN8) +#define GPIO_PC9_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTC | GPIO_PIN9) +#define GPIO_PD0_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN0) +#define GPIO_PD10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN10) +#define GPIO_PD11_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN11) +#define GPIO_PD12_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN12) +#define GPIO_PD13_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN13) +#define GPIO_PD14_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN14) +#define GPIO_PD15_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN15) +#define GPIO_PD1_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN1) +#define GPIO_PD2_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN2) +#define GPIO_PD3_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN3) +#define GPIO_PD4_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN4) +#define GPIO_PD5_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN5) +#define GPIO_PD6_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN6) +#define GPIO_PD7_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN7) +#define GPIO_PD8_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN8) +#define GPIO_PD9_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTD | GPIO_PIN9) +#define GPIO_PE0_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN0) +#define GPIO_PE10_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN10) +#define GPIO_PE11_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN11) +#define GPIO_PE12_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN12) +#define GPIO_PE13_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN13) +#define GPIO_PE14_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN14) +#define GPIO_PE15_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN15) +#define GPIO_PE1_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN1) +#define GPIO_PE2_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN2) +#define GPIO_PE3_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN3) +#define GPIO_PE4_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN4) +#define GPIO_PE5_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN5) +#define GPIO_PE6_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN6) +#define GPIO_PE7_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN7) +#define GPIO_PE8_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN8) +#define GPIO_PE9_EVENT_OUT (GPIO_ALT | GPIO_AF15 | GPIO_PORTE | GPIO_PIN9) + +/* RTC */ + +#define GPIO_RTC_OUT (GPIO_ALT | GPIO_AF0 | GPIO_PORTC | GPIO_PIN13) +#define GPIO_RTC_REFIN (GPIO_ALT | GPIO_AF0 | GPIO_PORTB | GPIO_PIN15) +#define GPIO_RTC_TAMP1 (GPIO_ALT | GPIO_AF0 | GPIO_PORTC | GPIO_PIN13) +#define GPIO_RTC_TS (GPIO_ALT | GPIO_AF0 | GPIO_PORTC | GPIO_PIN13) + +/* SPI */ + +#define GPIO_SPI1_MISO_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN11) +#define GPIO_SPI1_MISO_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_SPI1_MISO_3 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN4) +#define GPIO_SPI1_MISO_4 (GPIO_ALT | GPIO_AF5 | GPIO_PORTE | GPIO_PIN14) +#define GPIO_SPI1_MOSI_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN12) +#define GPIO_SPI1_MOSI_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_SPI1_MOSI_3 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN5) +#define GPIO_SPI1_MOSI_4 (GPIO_ALT | GPIO_AF5 | GPIO_PORTE | GPIO_PIN15) +#define GPIO_SPI1_NSS_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_SPI1_NSS_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN4) +#define GPIO_SPI1_NSS_3 (GPIO_ALT | GPIO_AF5 | GPIO_PORTE | GPIO_PIN12) +#define GPIO_SPI1_SCK_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTA | GPIO_PIN5) +#define GPIO_SPI1_SCK_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN3) +#define GPIO_SPI1_SCK_3 (GPIO_ALT | GPIO_AF5 | GPIO_PORTE | GPIO_PIN13) + +#define GPIO_SPI2_MISO_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN14) +#define GPIO_SPI2_MISO_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTD | GPIO_PIN3) +#define GPIO_SPI2_MOSI_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN15) +#define GPIO_SPI2_MOSI_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTD | GPIO_PIN4) +#define GPIO_SPI2_NSS_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN12) +#define GPIO_SPI2_NSS_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTD | GPIO_PIN0) +#define GPIO_SPI2_SCK_1 (GPIO_ALT | GPIO_AF5 | GPIO_PORTB | GPIO_PIN13) +#define GPIO_SPI2_SCK_2 (GPIO_ALT | GPIO_AF5 | GPIO_PORTD | GPIO_PIN1) + +/* Timers */ + +#define GPIO_TIM2_CH1_ETR_1 (GPIO_ALT | GPIO_AF1 | GPIO_PORTA | GPIO_PIN0) +#define GPIO_TIM2_CH1_ETR_2 (GPIO_ALT | GPIO_AF1 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_TIM2_CH1_ETR_3 (GPIO_ALT | GPIO_AF1 | GPIO_PORTE | GPIO_PIN9) +#define GPIO_TIM2_CH1_ETR_4 (GPIO_ALT | GPIO_AF2 | GPIO_PORTA | GPIO_PIN5) +#define GPIO_TIM2_CH2_1 (GPIO_ALT | GPIO_AF1 | GPIO_PORTA | GPIO_PIN1) +#define GPIO_TIM2_CH2_2 (GPIO_ALT | GPIO_AF1 | GPIO_PORTB | GPIO_PIN3) +#define GPIO_TIM2_CH2_3 (GPIO_ALT | GPIO_AF1 | GPIO_PORTE | GPIO_PIN10) +#define GPIO_TIM2_CH3_1 (GPIO_ALT | GPIO_AF1 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_TIM2_CH3_2 (GPIO_ALT | GPIO_AF1 | GPIO_PORTB | GPIO_PIN10) +#define GPIO_TIM2_CH3_3 (GPIO_ALT | GPIO_AF1 | GPIO_PORTE | GPIO_PIN11) +#define GPIO_TIM2_CH4_1 (GPIO_ALT | GPIO_AF1 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_TIM2_CH4_2 (GPIO_ALT | GPIO_AF1 | GPIO_PORTB | GPIO_PIN11) +#define GPIO_TIM2_CH4_3 (GPIO_ALT | GPIO_AF1 | GPIO_PORTE | GPIO_PIN12) + +#define GPIO_TIM3_CH1_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_TIM3_CH1_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN4) +#define GPIO_TIM3_CH1_3 (GPIO_ALT | GPIO_AF2 | GPIO_PORTC | GPIO_PIN6) +#define GPIO_TIM3_CH1_4 (GPIO_ALT | GPIO_AF2 | GPIO_PORTE | GPIO_PIN3) +#define GPIO_TIM3_CH2_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_TIM3_CH2_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN5) +#define GPIO_TIM3_CH2_3 (GPIO_ALT | GPIO_AF2 | GPIO_PORTC | GPIO_PIN7) +#define GPIO_TIM3_CH2_4 (GPIO_ALT | GPIO_AF2 | GPIO_PORTE | GPIO_PIN4) +#define GPIO_TIM3_CH3_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN0) +#define GPIO_TIM3_CH3_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTC | GPIO_PIN8) +#define GPIO_TIM3_CH4_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN1) +#define GPIO_TIM3_CH4_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTC | GPIO_PIN9) +#define GPIO_TIM3_ETR_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTD | GPIO_PIN2) +#define GPIO_TIM3_ETR_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTE | GPIO_PIN2) + +#define GPIO_TIM4_CH1_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN6) +#define GPIO_TIM4_CH1_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTD | GPIO_PIN12) +#define GPIO_TIM4_CH2_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN7) +#define GPIO_TIM4_CH2_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTD | GPIO_PIN13) +#define GPIO_TIM4_CH3_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN8) +#define GPIO_TIM4_CH3_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTD | GPIO_PIN14) +#define GPIO_TIM4_CH4_1 (GPIO_ALT | GPIO_AF2 | GPIO_PORTB | GPIO_PIN9) +#define GPIO_TIM4_CH4_2 (GPIO_ALT | GPIO_AF2 | GPIO_PORTD | GPIO_PIN15) +#define GPIO_TIM4_ETR (GPIO_ALT | GPIO_AF2 | GPIO_PORTE | GPIO_PIN0) + +#define GPIO_TIM9_CH1_1 (GPIO_ALT | GPIO_AF3 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_TIM9_CH1_2 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN13) +#define GPIO_TIM9_CH1_3 (GPIO_ALT | GPIO_AF3 | GPIO_PORTD | GPIO_PIN0) +#define GPIO_TIM9_CH1_4 (GPIO_ALT | GPIO_AF3 | GPIO_PORTE | GPIO_PIN5) +#define GPIO_TIM9_CH2_1 (GPIO_ALT | GPIO_AF3 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_TIM9_CH2_2 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN14) +#define GPIO_TIM9_CH2_3 (GPIO_ALT | GPIO_AF3 | GPIO_PORTD | GPIO_PIN7) +#define GPIO_TIM9_CH2_4 (GPIO_ALT | GPIO_AF3 | GPIO_PORTE | GPIO_PIN6) + +#define GPIO_TIM10_CH1_1 (GPIO_ALT | GPIO_AF3 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_TIM10_CH1_2 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN12) +#define GPIO_TIM10_CH1_3 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN8) +#define GPIO_TIM10_CH1_4 (GPIO_ALT | GPIO_AF3 | GPIO_PORTE | GPIO_PIN0) + +#define GPIO_TIM11_CH1_1 (GPIO_ALT | GPIO_AF3 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_TIM11_CH1_2 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN15) +#define GPIO_TIM11_CH1_3 (GPIO_ALT | GPIO_AF3 | GPIO_PORTB | GPIO_PIN9) +#define GPIO_TIM11_CH1_4 (GPIO_ALT | GPIO_AF3 | GPIO_PORTE | GPIO_PIN1) + +#define GPIO_TIMX_IC1_1 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN0) +#define GPIO_TIMX_IC1_2 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN12) +#define GPIO_TIMX_IC1_3 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN4) +#define GPIO_TIMX_IC1_4 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN8) +#define GPIO_TIMX_IC1_5 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN0) +#define GPIO_TIMX_IC1_6 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_TIMX_IC1_7 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN4) +#define GPIO_TIMX_IC1_8 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN8) +#define GPIO_TIMX_IC1_9 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN0) +#define GPIO_TIMX_IC1_10 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN12) +#define GPIO_TIMX_IC1_11 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN4) +#define GPIO_TIMX_IC1_12 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN8) +#define GPIO_TIMX_IC1_13 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN0) +#define GPIO_TIMX_IC1_14 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN12) +#define GPIO_TIMX_IC1_15 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN4) +#define GPIO_TIMX_IC1_16 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN8) + +#define GPIO_TIMX_IC2_1 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN1) +#define GPIO_TIMX_IC2_2 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN13) +#define GPIO_TIMX_IC2_3 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN5) +#define GPIO_TIMX_IC2_4 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN9) +#define GPIO_TIMX_IC2_5 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN1) +#define GPIO_TIMX_IC2_6 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN13) +#define GPIO_TIMX_IC2_7 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN5) +#define GPIO_TIMX_IC2_8 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN9) +#define GPIO_TIMX_IC2_9 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN1) +#define GPIO_TIMX_IC2_10 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN13) +#define GPIO_TIMX_IC2_11 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN5) +#define GPIO_TIMX_IC2_12 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN9) +#define GPIO_TIMX_IC2_13 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN1) +#define GPIO_TIMX_IC2_14 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN13) +#define GPIO_TIMX_IC2_15 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN5) +#define GPIO_TIMX_IC2_16 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN9) + +#define GPIO_TIMX_IC3_1 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN10) +#define GPIO_TIMX_IC3_2 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN14) +#define GPIO_TIMX_IC3_3 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_TIMX_IC3_4 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN6) +#define GPIO_TIMX_IC3_5 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_TIMX_IC3_6 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN14) +#define GPIO_TIMX_IC3_7 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN2) +#define GPIO_TIMX_IC3_8 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN6) +#define GPIO_TIMX_IC3_9 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN10) +#define GPIO_TIMX_IC3_10 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN14) +#define GPIO_TIMX_IC3_11 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN2) +#define GPIO_TIMX_IC3_12 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN6) +#define GPIO_TIMX_IC3_13 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN10) +#define GPIO_TIMX_IC3_14 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN14) +#define GPIO_TIMX_IC3_15 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN2) +#define GPIO_TIMX_IC3_16 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN6) + +#define GPIO_TIMX_IC4_1 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN11) +#define GPIO_TIMX_IC4_2 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN15) +#define GPIO_TIMX_IC4_3 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_TIMX_IC4_4 (GPIO_ALT | GPIO_AF14 | GPIO_PORTA | GPIO_PIN7) +#define GPIO_TIMX_IC4_5 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_TIMX_IC4_6 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN15) +#define GPIO_TIMX_IC4_7 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN3) +#define GPIO_TIMX_IC4_8 (GPIO_ALT | GPIO_AF14 | GPIO_PORTC | GPIO_PIN7) +#define GPIO_TIMX_IC4_9 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN11) +#define GPIO_TIMX_IC4_10 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN15) +#define GPIO_TIMX_IC4_11 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN3) +#define GPIO_TIMX_IC4_12 (GPIO_ALT | GPIO_AF14 | GPIO_PORTD | GPIO_PIN7) +#define GPIO_TIMX_IC4_13 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN11) +#define GPIO_TIMX_IC4_14 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN15) +#define GPIO_TIMX_IC4_15 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN3) +#define GPIO_TIMX_IC4_16 (GPIO_ALT | GPIO_AF14 | GPIO_PORTE | GPIO_PIN7) + +/* USART */ + +#define GPIO_USART1_CK (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN8) +#define GPIO_USART1_CTS (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN11) +#define GPIO_USART1_RTS (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN12) +#define GPIO_USART1_RX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN10) +#define GPIO_USART1_RX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN7) +#define GPIO_USART1_TX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN9) +#define GPIO_USART1_TX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN6) + +#define GPIO_USART2_CK_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN4) +#define GPIO_USART2_CK_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN7) +#define GPIO_USART2_CTS_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN0) +#define GPIO_USART2_CTS_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN3) +#define GPIO_USART2_RTS_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN1) +#define GPIO_USART2_RTS_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN4) +#define GPIO_USART2_RX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN3) +#define GPIO_USART2_RX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN6) +#define GPIO_USART2_TX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTA | GPIO_PIN2) +#define GPIO_USART2_TX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN5) + +#define GPIO_USART3_CK_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN12) +#define GPIO_USART3_CK_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTC | GPIO_PIN12) +#define GPIO_USART3_CK_3 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN10) +#define GPIO_USART3_CTS_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN13) +#define GPIO_USART3_CTS_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN11) +#define GPIO_USART3_RTS_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN14) +#define GPIO_USART3_RTS_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN12) +#define GPIO_USART3_RX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN11) +#define GPIO_USART3_RX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTC | GPIO_PIN11) +#define GPIO_USART3_RX_3 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN9) +#define GPIO_USART3_TX_1 (GPIO_ALT | GPIO_AF7 | GPIO_PORTB | GPIO_PIN10) +#define GPIO_USART3_TX_2 (GPIO_ALT | GPIO_AF7 | GPIO_PORTC | GPIO_PIN10) +#define GPIO_USART3_TX_3 (GPIO_ALT | GPIO_AF7 | GPIO_PORTD | GPIO_PIN8) + +/* USB */ + +#define GPIO_USB_DM (GPIO_ALT | GPIO_AF10 | GPIO_PORTA | GPIO_PIN11) +#define GPIO_USG_DP (GPIO_ALT | GPIO_AF10 | GPIO_PORTA | GPIO_PIN12) + +/* Wakeup inputs */ + +#define GPIO_WKUP1 (GPIO_ALT | GPIO_AF0 | GPIO_PORTA | GPIO_PIN0) +#define GPIO_WKUP2 (GPIO_ALT | GPIO_AF9 | GPIO_PORTC | GPIO_PIN13) +#define GPIO_WKUP3 (GPIO_ALT | GPIO_AF0 | GPIO_PORTE | GPIO_PIN6) + +#endif /* __ARCH_ARM_SRC_STM32_CHIP_STM32L15XXX_PINMAP_H */ |